

(11) Publication number:

58192154 A

Generated Document.

## PATENT ABSTRACTS OF JAPAN

(21) Application number: 57075376

(51) Intl. Cl.: G06F 13/00 G11C 7/00

(22) Application date: **07.05.82** 

(30) Priority:

(43) Date of application 09.11.83 publication:

(84) Designated contracting states: (71) Applicant: CASIO COMPUT CO LTD

(72) Inventor: FUJISAWA HIDETAKA

(74) Representative:


# (54) MEMORY DEVICE **HAVING AUTOMATIC** DATA PROCESSING **FUNCTION**

(57) Abstract:

PURPOSE: To attain the parallel processing together with a CPU, by decoding an instruction code transmitted from the CPU, designating the address of a memory device sequentially, and eliminating increment of the number of connecting lines with the CPU even if the storage capacity is increased.

CONSTITUTION: An instruction code among data D1WD4 transmitted from the CPU is decoded at a decoder 6b, transmitted to a timing generating circuit 6a, and control instructions O1WO7 are outputted. An address of an RAM20 is designated accoding to the control instructions O1WO7. Thus, even if the capacity of the RAM20 is increased, the number of bus lines connected to the CPU is not increased. Further, the movement of data in the RAM20 and the search of data are processed automatically independently of the CPU. Then, the CPU performs other processings in parallel.

COPYRIGHT: (C)1983,JPO&Japio



Ref-1

## (B) 日本国特許庁 (JP)

①特許出願公開

# ⑩公開特許公報(A)

昭58—192154

① Int. Cl.³.G 06 F 13/00G 11 C 7/00

識別記号。

庁内整理番号 7361-5B 6549-5B ❸公開 昭和58年(1983)11月9日

発明の数 1 審査請求 未請求

(全 7 頁)

❷自動データ処理機能を有するメモリ装置

②特

頁 昭57一75376

②出

願 昭57(1982)5月7日

⑫発 明 者 藤沢秀隆

東京都西多摩郡羽村町栄町3丁

目2番1号カシオ計算機株式会 社羽村技術センター内

⑪出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番

1号

四代 理 人 弁理士 山田靖彦

明 朝 曹

### 1. 発射の名称

日間データ処場領蛇を有するメモリ殺菌

#### 2. 特計請求の範囲

中央処域機関(CPU)とバスラインを介して 電気的に接続され、前記CPUから送出される命 令コードをデコードし、削減命令を出力する副神 手数と、前記制御命令に従つてアドレスを発生す るアドレス労生手段と、このアドレス発生手段か らのアドレスデータによつて指定されるメモリと、 前記制御手段からの副都命令に従つて前記メモリ の試み出しまたは寄き込みを行う手段とを具備し たことを特徴とする自動データ処域傾能を有する メモリ装置。

## 3. 発明の評価な説明

この発明は、電子機器を制御するCPU(中央処理装置)とパスラインを介して電気的に接続され、前記CPUからの制御命令により内認処理を実行する自動ゲータ処理機能を省するメモリ装置

#### に関する。

この発明は前記事情に基づいてなされたもので、 その目的とするところは、CP Uから送出された

行油的58-192154 (2)

命令コードをデコードしてメモリ技量のアドレス を版次指定することにより、配置容量が増加して もCPUとの接続ライン数が増加せず、CPUと の並列処理が可能な自動データ処理機能を有する メモリ装備を提供することである。

以下、この発明の一実施例につき第1回ないいし、 第4回に通づいて説明する。第1回はこの発明の メモリ設置が扱いされた。知事子大学ののでは、 ンステム構成のおけった。 でででした。 でででした。 ででは、 ででは、 ででは、 でででいた。 ででは、 でででは、 ででは、 ででいな、 ででは、 ででいな、 ででは、 でででは、 ででは、 ででいな、 ででは、 でで

ート~は前配制御命令のによつて駱齢創御され、 この関点状態ではデータDi~Dy を遺過し、間デー ータは制御回路6に入力されるほか、第1のアド レスカウンタ8、第2のアドレスカウンメ9、ラ フチ10.11.12、1/0コントローラ13 に夫々入力される。畝配ラッチ10は入力される データDi~DiのうちDEVICE NOを示すデ ータを創記タイモング信号40 のタイモングで書 **き込み、肉データをデパイスコンパレータ16へ** 送出する。デパイスコンパレータ14はデパイス 飲定部15から供給される設定DEVICE. N Oと、ラフチ10から入力される前記DェVIC B NOとを比較し、この比較結果が一致してい る場合は一致信号を創御団路 6.へ出力する。前記 デベイス設定部1.5は増子7.~7.からなり、たと · 大は毎1のBAM4のDEVICE NOを4ビ アトのデーメとして設定するものである。また、 前記ラッチ11は入力されるデーメDi~Diのうち サーナデータやシフト桁データをタイモング信号 f Aのタイ ミングでクフテし、何データをデータコ

1は第1のBAMもおよび第2のBAMをとの間においてもピフトのデータDi~Diの転送を行い、第1のBAMもおよび第2のBAMをからはインタラブト個骨INTが入力される。

第2回は第1の日AK4および第2の日AHS の詳細を示す回路構成図である。図中符号は台側 毎個時であり、ここにはCPV1から送出される。 タヨツタペルス∮。。∮ュ、チツア・イネーブル個督 CB、オペレーション包号OPが夫々入力をれる。 前記制智道勝るにはランテる。、デコーチ6ヵ及 びォイモンデ信号発生資路Baが備えられ、前記 デーォDi~Diのうち命令コードはパスラインゲー ト7を介してラツチ6gに書き込まれる。そして、 ラクチョョの命令コードはデコーメョレによつて. ゲコードされ、この出力はメイミング発生回路を ●に送出される。タイミング発生屋路80はデコ ーダもとからのデコード出力と、前記ショツタパ ルスりょりに基づいてタイミング信号がよっきる。 ♦a、B/W 個号、個号CKi・CKi 、お上び製御命 ☆0ュ~0ャを作成して送出する。 農配パスライング

ンペレータ18および知敏舞組路17に出力する。 前配無1アドレスカウンタ8、第2アドレスカ ウンタタは夫々12ピクトの容量を窄し、夫々対 応して前記制資命令01・02によつてアップ・メッ ンの指定、リセフト、および削犯データD.~D.の うちアドレスデータの飲み込みなどが創御され、 また夫々対応して信号CK, CK,の計数を行い、 これら計数されたアドレスデータは耐配加級集組 第17に入力されるほか、アドレスコンパレータ 18およびMAR回路(メモリ・アドレス・リコ ール制助) 19へ送出される。このMAR回路1 9 は前記制御命令のに従つて、入力された第17 ドレスカウンタ8および第2アドレスカウンタョ のアドレスデータのうちの一方のアドレスデータ モイビントごとにパスラインゲート7を介してC P U 1 へ送出する。また、前紀加級舞蹈路17位 前影副御命令の応 よつて副御され、第1アドレス カウンタるあるいは第2アドレスカウンタリから 送出されるアドレスデータ、あるいはこれらアド レスデータとラツチ11の内容との加液算結果を

持開昭58-192154 (3)

アドレスデータとしてBAM20に遊出するほか、 前記加減算回路17から出力されるアドレスデー メADはアドレスコンパレーメ18にも出力され る。このアドレスコンパレータ18はインタラブ トコントローラ21からの個号が、00の場合は、 第1アドレスカウンタ8のアドレスデータと第2 アドレスカウンタ9のアドレスデータの比較を、 また前記信号が"1"の場合は第1アドレスカウ ンタ8のアドレスデータと加減算回路17からの アドレスデータADとの比較を行い、夬々一致し た場合は一致信号をインタラブトコントローラ2 1へ出力する。また、貧配ラッチ12にはI/0 コントローラ13を介しでRAM20から飲み出。 でラフテされ、このデータがデータコンパレータ 18へ遊出される。データコンパレータゴ6はラ ツテ11の内容とラフチ12の内容とを比較し、 比較結果が一致した場合は一変信号をインタラア トコントローラま1へ出力する。インタラアトコ ントローラ21は対配制製金合のにより制算され

第3回はCPUIからイビットのデータDi~Di として第1のほよどイおよび第2の日よどらに送 られてくる命令形式の例を示したものである。館 3回仏は金体が1折イビットずつ桁写~以の5折 分からなり、このうち桁写には第1のほよがイあ るいは第2のほよど5のいずれかを指定するDェ

NOデータが、また桁Xiには命令の輩 類を示すオペレーションコードOPEが、また桁 Xi~XにはBAM20のアドレスを指定するBA ADDRESSが夫々送出される。また、R AM 20の2つのアドレスによつて夫々指定され る2つの先留アドレスから記憶領域内のデータを 「順次に読み出す命令 (ロイコルドリ命令と称す) ・ を実行させる場合には第3級側に示すように第3 図Wと同一形状の5桁分のデータDi~DiがCPU 1 から2 日にわたつて順次出力される。また、B A.M.2.0の指定されたアドレスを所定桁分桁上げ あるいは桁下げさせる811七命令を実行させる 場合、あるいはあるゲータをRAM20内のアド レスしからアドレス2の範囲内でサーチし、対応 するデータを読み出す Bearch 命令を実行させ る場合には、第3回口に示すように第3回(4)と同 一形式の5桁分の桁Xi~XiのデータDi~Diが2回 ・出力されるほか、さらに桁型・24・24分のデータ としてシフトされる桁数、あるいはサーチされる ゲータが順次出力される。

次に、この発明の動作につき、まず、第1の具 A M 4 に対してままAD会会を実行させる場合に ついて製質する。いま、第4因に示すようにCP □ 1 からはクロファベルス41、42が出力され続け ているとする。このとき、値号列の立下がりのま イミングでオペレーション信号OPとテップ・イ キーアル信号C E が失々CP U 1 から出力され、 この結果第1の3AM4および第2のRAM5が 命令コードの訳み込みを開始する(命令読み込み サイタル)次に、タロフタバルスもの立下がりの タイミングで第3個Wに示す形式でまず、第1の BAM4を指定するDBVICE NOを示す「 1 1 0 0 」のデータDi~DaがCPV 1 から出力さ れる。一方、制御国路のは前記オペレーション保 号OPとチップ・イネーブル信号CEが両方入力 されると劉舞命令07を出力し、この結果、ペスク インゲート了が開放される。このため、前記DE VICE NOのデータはパスラインゲートでを 介し、タイミング信号が6 のタイミングでラフテ 10に寄き込まれる。 デパイスコンパレータ14

はデバイス数定部15からあらかじめ設定された。 第1のRAM4のデベイスNOデータ「1100」 が入力されており、このデータとラフテ10の内 容とを比較し、一致している場合は一致信号を制 飼回路 6 へ出力する。この一致信号が出力される と、制御回路6は前配X。のDEVICE NOデ ーォに続いてCPU1から出力されたREAD6 合を示すXiのオペレーションコードOPE「00 00」をラッチ6mに答き込む。このラファゥ≖ に書き込まれたオペレーションコードOPEはデ コーダ6ヵによりデコードされ、ここでREAD 命令が解説されてREAD処理が開始される。す なわち、脳側回路もから制御命令のが出力され、 放記%のオペレーションコードOPBに続けてC PUIから短次出力されるXa、Xa、X。のBAM ADDRESSが第1アドレスカウンタ目に取次 セットされる。このようにして前記な~なの命令 コードは第1のRAMIにセットされ、このセツ ト後、CPUIから出力され続けていたオペレー ション信号のア、チクプ・イネーブル信号の目の

カンタ8の内容がインタリメントされ、RAM DATAの読み出しが行なわれる。そして、CP Ulからナツア・イネーブル信号CEの出力が停止すると、信号CKIの出力も停止し、READ動作も終了する。

次に、前述した第3回(3)の b 1 m a r y 命令が C P U 1 から出力された場合の動作について説明 する。この場合、まず、最初の桁Xc ~XcのD E V I C E N O、O P E、R A M A D D R E 8 8 1 の各データがパスラインゲート 7 を介して入力 され、このうちD E V I C E N O は ラフチ 1 0 に入力され、O P E は ラフテ 6 a に 響き込まれ、 制御回路 6 において b 1 m a r y 命令であること がデコードされる。また、入力された R A M A D D R B 8 8 1、例えば「5 0」は第1 アドレス カウンタ 8 に セフトされる。開催に、2 回日に C P U 1 から出力された O P E、R A M A D D R E B 8 2、例えば「1 0 0」は夫々対応してラフ テ 6 a、第2 アドレスカウンタ 9 は 翻巻 今 O 2 、 そして、第2 アドレスカウンタ 9 は 翻巻 会 O 2 、

出力がクロファベルス約のタイミングで停止する。 次に、CPU1からオペレーション信号がPが停 止した状態でチァブ・イキーブル信号CBが出力 されるとデータ処理サイタルとなり、脳御宿路も はラフテ6mに告合込まれたオペレーションコー ドOPEに従つてBAM20のBFAD動作を開 始する。すなわち、第17ドレスカウンタ8にセ ットされたBAM ADDRP88の内容により 加減算回路17を介してBAM20の先輩のアド レスが指定され、さらにRAH20に入力される 3/W信号が 0 ° になりRFAD状態に指定さ れる。すると、RAM20の指定されたアドレス 内のRLM、DATAが読み出され、1/0コン トローラ13、パスラインゲート7を夫々介して CPU1へと送出される。次に、闖御回路もから 信号CKiが出力され、この信号CKiにより第17 ドレスカウンチ 8 がカウントアツプされ、このア ドレスデータによつてBAM20の次アドレスが゛ 指定され、次のBAM DATAが読み出される。 飼機に、信号 C·Kiの出力の都度、第17ドレスカ

似号CKzに従つてアドレス「100」から+1十 つインタリメントされ、これと飼時に第17ドレ スカウンタ&は観御命令Oi、個号CKiに従つてァ ドレス 「50」からー1ずつインク 5メントされ る。なお、アドレスを十1するかー1するかはオ ペレーションコードOPR1、OPR2の内容に より定められる。そして、制御図路6はCPU1 から出力されるチヌブ・イネーブル信号CRが「 0 " から " 1 " となつたとき部17 ドレスカウン メ8の外容により艮AM20モアドレス指定し、 チフプ・イネープル信号CIが再び"o"から" 1.になつたと金飾27ドレスカウンタ9の内容 によりRLM20モアドレス指定する。そして、 BAK20から飲み出されるゲータは1/0コン トローラ13、パスラインゲート1を介してCP Ulに送出される。CPUlはナツブ・イネーブ ル僧号CBを交互に"O"あるいは"1"にして 第1アドレスカウンタ8あるいは第2アドレスカ カンタ9により指定されるアドレスのデータを試 み出す。

**捐辦昭58-192154 (5)** 

次に、前述した餌3図CDの8・ach命合がC PUlから出力される場合の動作について製刷す る。この場合、CPUIから出力される%~%の 各データのうちOPE1、OPE2は夫々ランチ 6 Aに書き込まれ、RAM ADDRESS1、 例えば「50」は怒1アドレスカウンタ8へ、R - A M - A D D R E S S 2 、 例えば「1 0 0 」は結 2アドレスカウンタ9へ夫々セツトされ、さらに 80mek DATA、例えば「AAA」はラフ チ」1に皆き込まれる。そして、第17ドレスカ ウンタ8はそのカウント内容を十1ずつインタリ メントし、この都度、RAM20の対応するアド レスのRAM DATAが触み出され、I/Oa ントローラ13を介してラフチ12に省を込まれ る。そして、このラッチ12の内容とラッチ11 の内容とはデータコンパレータ16において比較 され、この比較結果が不一致の場合は、第1のア アレスカウンタ8が十1されて再びラフチ12に ラフチされたまAM DATAと比較される。前 配比 較結 果が一致している 場合に は一致信 号がィ

も良い。また、前紀実施例はメモリとしてRAMを用いたが、これに凝らず、例えばROM(リード・オン・メモリ)を用いてもよい。また、この発明は小型電子式計算機に関らず他の電子機器に適用可能である。

以上期明したようにこの名明によれば、CPUから送出される合分コードをデコードして制御命令に従ってアドレス指定を動作を行い、このアドレスデータによってRAMのですれるようにしたから、RAMのを置が増加してもCPUと接続するペステムMのライン数を増加することはない。また、FAMのアータの移動、あるいはデータの対しては前配CPUとは独立して自動的選を対することができるので、CPUは他の処理を対することができるので、システム会体の処理速度が適くなるという利点がある。

## 4. 図面の簡単な製明

第1回はこの発明の一実施例を使用した紙略システム構成図、第2回は第1のBAMおよび第2

なお、前配実施例においては小型電子式計算機の内部に固定的に第1のBAM4および第2のRAM5を設けた構成としたが、これに扱らず、第1のRAM4および第2のBAM5をカセット式に増設自在にCPU1と接続するように構成して


の R A M の 幹細を示す 回路機成図、無序図(A)側(C) は命令形式を示す 観、第4図は動作を説明するた めのまイムチャートである。

1……でアじ、4……無1のRAM、5……然 2のRAM、6……制御国路、8……第1アドレスオウンタ、9……第2アドレスオウンタ、17 ……国政領国路、20……RAM。


特許出版人 カシオ 計算 製株式会社

代組人 介理士 山 田 塘





第 2 图 FIG. 2



F19.3

	· X4	ΧJ	Χz	X <sub>1</sub>	Xe
(A)	RAM	ADDRESS		OPE	DEVICE NO.

	<b>X</b> 4	X3	Xz	X <sub>1</sub>	X.
(B)	RAM	ADDRESS	1	OPE 1	DEVICE NO.
	RAM	ADDRESS	2	OPE 2	DE VICE NO.

	· X4	X.	Xæ	X1	х.
	RAM	ADORESS	1	OPE 1	NO. NO.
(C)	RAM		2	OPE 2	DEVICE
	1	SEARCH	DIGIT	· · · · · · · · · · · · · · · · · · ·	DEVICE

第 4 图

